0,94 Mb. страница2/2Дата конвертации29.09.2011Размер0,94 Mb.Тип ... Смотрите также: 2 ^ Устройство управления Устройство управления (УУ) является функционально наиболее сложным устройством ПК оно вырабатывает управляющие сигналы, поступающие по кодо]вым шинам инструкций (КШИ) во все блоки машины. Упрощенная функциональ]ная схема У У показана на рис. 5.1.Рис. 5.1. Укрупненная функциональная схема УУ На рисунке представлены: регистр команд запоминающий регистр, в котором хранится код команды: код выполняемой операции (КОП) и адреса операндов, участвующих в операции; ре]гистр команд расположен в интерфейсной части МП, в блоке регистров команд; дешифратор операций логический блок, выбирающий в соответствии с по]ступающим из регистра команд КОП один из множества имеющихся у него выходов; постоянное запоминающее устройство (ПЗУ) микропрограмм хранит в своих ячейках управляющие сигналы (импульсы), необходимые для выполнения в блоках ПК процедур операций обработки информации; импульс по выбран]ному дешифратором операций в соответствии с КОП проводу считывает из ПЗУ микропрограмм необходимую последовательность управляющих сигналов; узел формирования адреса (находится в интерфейсной части МП) устрой]ство, вычисляющее полный адрес ячейки памяти (регистра) по реквизитам, поступающим из регистра команд и регистров МПП; кодовые шины данных, адреса и инструкций часть внутренней интерфейсной шины микропроцессора. В общем случае УУ формирует управляющие сигналы для выполнения следую]щих основных процедур: выборки из регистра-«счетчика адреса команды» МПП адреса ячейки ОЗУ, гдехранится очередная команда программы; выборки из ячеек ОЗУ кода очередной команды и приема считанной командыв регистр команд; расшифровки КОП и признаков выбранной команды; считывания из соответствующих расшифрованному КОП ячеек ПЗУ микро]программ управляющих сигналов (импульсов), определяющих во, всех блоках машины процедуры выполнения заданной операции, и пересылки управляю]щих сигналов в эти блоки; считывания из регистра команд и регистров МПП отдельных составляющих адресов операндов (чисел), участвующих в вычислениях, и формирование пол]ных адресов операндов; выборки операндов (по сформированным адресам) и выполнения заданной операции обработки этих операндов; записи результатов операции в память; формирования адреса следующей команды программы. ^ Арифметико-логическое устройство Арифметико-логическое устройство (АЛУ) предназначено для выполнения ариф]метических и логических операций преобразования информации. Функциональ]но АЛУ (рис. 5.2) состоит обычно из двух регистров, сумматора и схем управле]ния (местного устройства управления). Сумматор вычислительная схема, выполняющая процедуру сложения посту]пающих на ее вход двоичных кодов; сумматор имеет разрядность двойного машинного слова. Регистры быстродействующие ячейки памяти различной длины: Регистр 1 (Рг1) имеет разрядность двойного слова, а Регистр 2 (Рг2) разрядность слова. При выполнении операций в Рг1 помещается первое число, участвующее в операции, а по завершении операции результат; в Рг2 второе число, участвующее в опе]рации (по завершении операции информация в нем не изменяется). Регистр 1 мо]жет и принимать информацию с кодовых шин данных, и выдавать информацию на них; регистр 2 только получает информацию с этих шин. ^ Схемы управления принимают по кодовым шинам инструкций управляющие сиг]налы от устройства управления и преобразуют их в сигналы для управления рабо]той регистров и сумматора АЛ У. АЛУ выполняет арифметические операции «+», «-», « » и «:» только над двоич]ной информацией с запятой, фиксированной после последнего разряда, то есть только над целыми двоичными числами. Выполнение операций над двоичными числами с плавающей запятой и над двоично-кодированными десятичными чис]лами осуществляется с привлечением математического сопроцессора или по спе]циально составленным программам. Рассмотрим в качестве примера выполнения команды умножения. Перемножаются числа 1101 и 1011 (числа для простоты взяты 4-битными). Множимое находится в регистре 1, имеющем удвоенную по отношению к регистру 2 разрядность; множи]тель находится в регистре 2. Операция умножения требует для своего выполнения нескольких тактов. В каждом такте число из регистра 1 проходит в сумматор (имею]щий также удвоенную разрядность) только в том случае, если в младшем разряде регистра 2 находится 1. В данном примере в первом такте число 1101 пройдет в сумматор, и в этом же первом такте число в регистре 1 сдвигается на один разряд влево, а число в регистре 2 на один разряд вправо. В конце такта после сдвигов в регистре 1 будет находиться число 11010, а в регистре 2 число 101. Во втором такте число из регистра 1 пройдет в сумматор, так как младший разряд в регистре 2 равен 1; в конце такта числа в регистрах опять будут сдвинуты влево и вправо, так что в регистре 1 окажется число 110100, а в регистре 2 число 10. В третьем такте число из регистра 1 не пройдет в сумматор, так как младший разряд в регистре 2 равен 0; в конце такта числа в регистрах будут сдвинуты влево и вправо, так что в регистре 1 окажется число 1101000, а в регистре 2 число 1. В четвертом такте число и
Микропроцессоры и системные
Устройство управления - Микропроцессоры и системные
Комментариев нет:
Отправить комментарий